IT之家 12 月 27 日音信，DNP 大日本印刷當?shù)丶记杀驹?12 日曉示，得勝在其光掩模成品上繪圖了輔助 2nm 及以下 EUV 工藝的良好光掩模圖案；同期該企業(yè)還完成了輔助 High NA EUV 光刻的光掩模的初步評估并已向生態(tài)和諧伙伴出樣。

　　IT之家注：

　　在當代光刻系統(tǒng)中，光掩模上的“大圖案”是在晶圓上的芯片電路“小圖案”的模板。

　　DNP 在 2023 年完成了適用于 3nm 工藝的光掩模建立，而饜足 2nm 及以下工藝的光掩模不僅需要在直線圖案尺寸上較 3nm 世代居品任性 20%，也需要在復雜度更為突顯的弧線圖案上完滿同比例的尺寸壓縮。

　　左側(cè)為直線圖案，右側(cè)為弧線圖案

　　DNP 這次得勝繪圖良好圖案，意味著其光掩模居品可饜足 2nm 及以下格式制程邏輯半導體的出產(chǎn)需求，為更高效邏輯芯片的曝光打下了基礎。該企業(yè)籌議于 2027 財年（肇始于同當然年 4 月）完滿 2nm 光掩模量產(chǎn)。

　　接頭到 DNP 和 Rapidus 兩邊的和諧關(guān)聯(lián)開yun體育網(wǎng)，DNP 的光掩模新品展望將用于 Rapidus 籌議于 2025 年 4 月運行的 2nm 試產(chǎn)線。